SiPとSoCの説明：主な違い、利点と欠点、およびアプリケーション

カタログ

図1. SoC（System on Chip）とSiP（System in Package）

SoCとは何か

定義

SoC（System on Chip）は、電子システムの主要な機能ブロックを統合した集積回路です。従来のモノリシックSoCでは、これらのブロックは単一のシリコンピース、またはダイ上に統合されています。用途に応じて、これらのブロックにはプロセッサコア、メモリ、周辺インターフェース、アナログ回路またはワイヤレス回路が含まれることがあります。チップレットベースのSoCは、複数のダイを含むことができるため、SoCとSiPは相互排他的ではありません。

あなたの日常的に使用する多くのデバイスにSoCがあります。スマートフォン用アプリケーションプロセッサは良く知られた例であり、内蔵ワイヤレス接続を持つ多くのマイクロコントローラーもSoCとして説明されています。

利点

• レイテンシと相互接続エネルギーの低減。同じダイ上のブロックは非常に短いオンチップ配線で接続されているため、一般的に低レイテンシ、高バンド幅、低エネルギーあたりの転送ビット数を意味します。

• 高ボリュームでの低単価。単価はボリューム、ダイの歩留まり、プロセス、パッケージ、テスト、および設計コストに依存します。

• コンパクトなフットプリント。単一のチップが、そうでなければ複数の別々のコンポーネントに置き換わります。

制限事項

• 高い前払いコスト。新しいSoCを設計、検証、製造すること、特に高度なプロセスノードで行うことは、重要な技術努力と一時的な費用（NRE、非繰り返しエンジニアリングコスト）を必要とします。

• 長い開発サイクル。プロセスの後半での変更は高額であるため、スケジュールは通常、数か月または数年で測定されます。

• 歩留まり感度。他の条件が同じであれば、大きなダイは製造欠陥を含む確率が高く、これが歩留まりを減少させ、コストを増加させる可能性があります。

SiPとは何か

定義

SiP（System in Package）は、複数のコンポーネントを単一のパッケージ内に配置し、一緒に完全なシステムまたはサブシステムとして機能するようにします。これらのコンポーネントには、プロセッサ、メモリ、RFチップなどの複数の半導体ダイ、抵抗器、コンデンサ、インダクタなどの受動部品が含まれます。一部の設計にはクリスタルやアンテナも含まれています。

重要な点は、SiP内のダイは同じプロセスまたは同じ製造元からのものである必要がないということです。高度なロジックプロセスで製造されたプロセッサは、全く異なる技術で構築されたメモリダイやRFダイの隣に配置されることがあります。

これらの部品を接続するために、ワイヤーボンディング、フリップチップ接続、ダイスタッキング、埋め込み基板、インターポーザベースの2.5Dおよび3D統合など、複数のパッケージ技術が使用されます。適切な選択は、性能、サイズ、およびコストの目標によって異なります。

SiPは、スマートウォッチ、ワイヤレスイヤフォン、IoTモジュール、RFフロントエンドモジュールなどのコンパクトで多機能な製品で一般的です。

図2. 簡略化されたSiP構造

利点

• 異種統合。 異なる技術で作られたダイを1つのパッケージに組み合わせることができます。

• 短縮された開発時間。 既存の実績のあるダイを再利用できるため、新しいチップとしてすべてを再設計する必要がありません。

• 潜在的に低いシリコンNRE。 既存のダイを再利用することで、フルカスタムチップの必要性を減らすことができますが、高度なSiP設計では依然として significantなパッケージ開発および統合コストが必要です。

• 基板スペースの節約。 パッシブ部品および複数のチップを1つのパッケージに統合することで、PCB面積が削減され、基板レイアウトが単純化されます。

• 柔軟性。 多くの設計では、個々のダイを製品の改訂ごとに再利用または交換することができ、電気的、機械的、熱的、およびパッケージインターフェースの互換性が維持されている限り可能です。

制限事項

• パッケージの複雑さ。 複数のダイとコンポーネントを1つのパッケージに組み立てるには、慎重な設計とプロセス制御が必要です。

• 熱管理。 小さな空間内に複数の熱源があるため、熱放散が設計上の考慮事項となります。

• 相互接続性能。 ダイ間の相互接続は一般的に、ダイ内部のローカル相互接続よりも遅延とエネルギーコストが高いですが、高度な2.5Dおよび3Dパッケージングはそのギャップを大幅に縮小することができます。

• 非常に高いボリュームでの単位コスト。 パッケージングと組み立てコストにより、ボリュームが非常に大きい場合、SiPの単位あたりのコストは完全に統合されたSoCよりも高くなることがあります。

SiPとSoC: 主要な違い

SoCとSiPは異なる統合レベルを説明し、一緒に使用することができます。以下の表は主な違いをまとめています。これらは一般的な傾向です。実際の結果は特定の設計、プロセス、およびボリュームにより異なります。

SiPとSoCは相互排他的ではありません。

この比較を2つの競合オプションの選択肢として読むのは簡単ですが、これらはしばしば一緒に機能します。SiPはそのダイの1つとしてSoCを含むことができます。たとえば、ワイヤレスモジュールはSoCをクリスタル、マッチングコンポーネント、およびメモリチップと一緒にパッケージ化する場合があります。本当の質問は「SiPかSoCか」ではなく、どの機能をダイに統合し、どの機能をパッケージレベルで組み合わせるべきかです。

知っておくべき関連用語

この議論では、他にもいくつかの用語が頻繁に現れます:

• MCM（マルチチップモジュール）： 複数のチップを含むパッケージまたはモジュールの古い用語で、現在も使用されています。MCMとSiPの境界は厳密には定義されておらず、業界によって使用が異なります。パッケージがより完全なシステム機能を提供する場合、一般的にSiPが使用されます。

• チップレット： 通常はより大きなプロセッサまたはシステムの一部として、1つのパッケージ内の他のダイと組み合わせるように設計された小型のダイです。チップレットベースの設計は高度なパッケージングに依存し、一部はUCIeなどの標準化されたダイ間インターフェースを使用します。チップレットベースの製品は、製品の定義によって、マルチダイまたはパッケージ内システム統合のより広いカテゴリに該当する場合があります。

• SoM (システムオンモジュール)： プロセッサまたはSoCとともにメモリや電力管理などのコンポーネントを搭載する小さな回路基板であり、大きなキャリアボードに接続するか、はんだ付けするように設計されています。SiPとの主な違いは、統合のレベルです：SoMはプロセッサまたはSoCを中心に構築されたボードレベルのモジュールであり、通常は小さなPCB上にあります。一方、SiPはボードレベルではなくパッケージレベルでコンポーネントを統合します。

設計および製造の考慮事項

設計フロー

SoCプロジェクトは、チップ設計フローに従います：アーキテクチャの定義、ロジック設計の作成と検証、合成、物理レイアウト、最後にファウンドリへのテープアウトです。製造エラーが高額な再設計を必要とする可能性があるため、検証は徹底的であり、スケジュールの大部分を占めます。

SiPプロジェクトは異なるスタートをします。チームはまずシステムの分割方法を決定し、次にダイとコンポーネントを選択し、パッケージ基板を設計し、アセンブリの電気的および熱的特性を評価します。多くの労力はパッケージレベルの設計と統合に費やされ、新しいシリコンの設計にはあまり投資されません。

テスト

SoCテストには通常、ウェーハレベルのテストが含まれ、その後パッケージ化後の最終テストが行われます。

SiPでは、テストには追加の次元があります。欠陥のあるダイが良品と共にパッケージに組み込まれると、全体のパッケージが失われる可能性があります。このため、アセンブリ前に動作が確認されたダイを意味するKnown Good Die (KGD)が非常に重要であり、特に高価なコンポーネントが関与する場合には重要です。アセンブリ後、パッケージはシステム全体として再度テストされます。

サプライチェーン

ファブレスのSoC企業では、ウェーハ製造は通常半導体ファウンドリによって処理され、その後パッケージングとテストが社内または外部のプロバイダーを通じて行われます。SiPの生産は、OSATまたは他のパッケージングおよびアセンブリプロバイダーを含むことがあり、しばしば複数のサプライヤーから調達されたコンポーネントが使用されます。各コンポーネントの可用性と、パッケージングに適した形でダイを取得する能力は、プロジェクト計画の一部となります。

熱および信号の整合性

SiPでは、いくつかのダイまたはコンポーネントが密接に操作するため、熱設計は熱生成、熱拡散、およびパッケージ内の熱結合を考慮しなければなりません。ダイとコンポーネント間の密な相互接続のため、信号と電力の整合性にも注意が必要です。

SoCも同様の分析を必要とします。単一のダイとして実装されるか、チップレットベースの設計として実装されるかにかかわらず、熱性能はシリコンだけでなく、パッケージおよびPCBにも依存します。したがって、SoCとSiPの両方が、パッケージおよびボードレベルの熱分析と、適用可能な場合には信号および電力整合性の考慮を必要とします。

アプリケーションと適切な選択方法

SoCとSiPの一般的なアプリケーション

SoCは、大量の生産と要求される性能がカスタムチップへの投資を正当化する場所で広く使用されます。例としては、スマートフォンプロセッサ、タブレット、その他の高容量消費者電子機器があります。

SiPは、ウェアラブル、ワイヤレスイヤフォン、IoTモジュール、RFフロントエンドモジュール、小型医療機器など、さまざまな機能を組み合わせたコンパクトなデバイスに一般的です。また、サイズ、重量、統合が重要な自動車および航空電子機器にも登場します。

実用的な意思決定ガイド

次の質問は選択を絞り込むのに役立ちます：

• 生産量はどれくらいですか？ 非常に高い生産量はSoCの初期コストを正当化できます。小規模から中規模の量では、高いシリコンNREを避けることが重要な場合、SiPが好まれるかもしれません。

• スケジュールはどれくらい厳しいですか？ 市場投入までの時間が重要な場合、SiPで実績のあるダイを組み立てる方が新しいチップを開発するよりも早くなる可能性があります。

• 異なる技術が必要ですか？ 製品がRF、アナログ、メモリ、センサー、ロジックなどの異なるプロセスで製造するのが最適な技術を組み合わせている場合、SiPは良い選択かもしれません。

• サイズと電力の制約は何ですか？ 両方のアプローチは、分離されたコンポーネントと比較してスペースを節約します。ダイ間の通信が重要な緊密に結合された機能では、SoCがレイテンシーと相互接続エネルギーにおいて利点を提供できます。

• 後でどれくらいの柔軟性が必要ですか？ システムの一部をアップグレードまたは交換することを期待する場合、SiPはそのための余地を提供します。

• 予算の構成は何ですか？ NREと単位コストを別々にではなく、合わせて考慮してください。初期コストが低い場合でも、全生産の過程で安くなるとは限りません。

図3. SiPとSoCの選択に関する一般的なガイド

実際には、多くの製品が両方を使用します：コア処理のためのSoC、他のコンポーネントとパッケージされたSiPです。

現実の例：ST社のSTM32WB5MMG

STマイクロエレクトロニクスのSTM32WB5MMGは、SiPがPCB上に配置される可能性のある周辺回路を統合できる例です。STのデータシートでは、STM32WB55VGY無線MCUと32MHzおよび32kHzのクリスタル、RFマッチング部品、アンテナを統合したSiP-LGA86パッケージとして説明されています。これには、SMPS（スイッチングモード電源）のためのパッシブ部品や、RFマッチングとハーモニックリジェクション用のIPDも含まれています。

従来の設計では、これらのサポートコンポーネントの一部がアプリケーションPCBに別々に配置されていました。それらをパッケージに統合することにより、モジュールはMCU周辺に必要な外部回路を削減し、RFハードウェア設計を簡素化することができます。STは、STM32WB5MMGを32MHzおよび32kHzのクリスタル、統合チップアンテナを含む完全に統合されたBOMを持つ小型無線モジュールとして説明しています。

今後のトレンド

SoCとSiPの境界は、次第に柔軟になっています。2.5Dおよび3D統合、ファンアウトパッケージングなどの高度なパッケージ技術により、ダイが以前よりも密に効率的に接続できるようになりました。同時に、チップレットアプローチは大規模な設計を小さなダイに分解し、それらを別々に製造して1つのパッケージに統合することができるため、歩留まりや設計の再利用に役立ちます。

より高い計算密度、帯域幅、およびコンパクトなフォームファクターへの需要が、異種統合および高度なパッケージへの継続的な投資を促進しています。これらのトレンドは、パッケージレベルの統合がオンチップ統合と共に重要性を増し続けることを示唆しています。

結論

SoCとSiPは、異なるレベルで同じ課題を解決します。SoCは単一のダイに機能を統合し、高ボリュームで強力な性能と低単価を提供しますが、初期投資が高くなります。SiPは複数のダイとコンポーネントを1つのパッケージに統合し、柔軟性、迅速な開発、技術を混在させる能力を提供しますが、パッケージの複雑さとスケール時の単価にトレードオフがあります。

どちらもすべてのケースで優れているわけではありません。適切な選択は、ボリューム、スケジュール、技術的要件、および予算に依存し、多くの設計では両方を使用する答えになります。

よくある質問 [FAQ]

1. SiPにはSoCを含めることができますか？

はい。SoCはSiP内のダイの1つで、メモリ、RF部品、クリスタル、およびパッシブコンポーネントと共にパッケージされています。無線モジュールは一般的な例です。

2. SiPは常に複数のダイを使用しますか？

そうとは限りません。SiPは機能的な電子システムまたはサブシステムを含むパッケージまたはモジュールであり、1つ以上のチップと他のコンポーネントを統合することができます。多くのSiPは複数のダイを含んでいますが、一部の設計では単一のダイをパッシブコンポーネントまたは他のデバイスと組み合わせています。この用語の使用は業界によって異なることがあります。

3. チップレットベースの設計はSiPと見なされることがありますか？

多くの場合、はい。チップレットベースの製品は複数のダイを1つのパッケージに配置しており、これはSiPの一般的なアイデアに合致します。ただし、用語は異なる点を強調しています。「チップレット」はモジュラーで再利用可能なダイを指し、標準化されたダイ間インターフェースを介して結合されることが多いですが、「SiP」はパッケージ内のシステムレベルの統合を説明しています。一部の情報源はこれらを別のカテゴリーと見なしており、境界は厳密ではありません。

4. SiP内の個々のダイは後で交換できますか？

SiPが組み立てられた後は、一般的に個々のダイはフィールドで交換できません。柔軟性は主に設計および製品改訂の段階に適用されます：新しいSiPバージョンで互換性のあるダイが全体のシステムを再設計せずに交換またはアップグレードできます。電気的、機械的、熱的、インターフェースの互換性も考慮する必要があります。

5. SiPは常にSoCの開発よりもコストが低いですか？

いいえ。SiPは新しいカスタムSoCを必要とせずに既存のダイを再利用する場合、初期のシリコンNRE（非反復エンジニアリング）を低く抑えることができます。ただし、SiP設計にはパッケージ、基板、組立、テストコストも含まれます。生産ボリュームが高いと、カスタムSoCは開発コストを償却した後に単価が低くなる可能性があります。全体のコストは、生産ボリューム、パッケージの複雑さ、ダイの数、歩留まり、開発要件などの要因によって異なります。